본문 바로가기
하만 세미콘 아카데미/Verilog HDL

AXI 수업내용 정리 및 실습

by smileww 2024. 6. 14.

아날로그와 디지털

아날로그

물리적이고 연속적인 신호로 자연에서 흔히 발견됨.

예: 소리, 빛, 온도 등.

 

디지털로 변환하는 이유

컴퓨터가 처리 가능하고 사람이 이해할 수 있도록 하기 위해.

디지털 데이터는 저장, 처리, 전송에서 효율적임.

 

변환 과정

ADC (Analog-to-Digital Converter): 아날로그 신호를 디지털 신호로 변환.

DAC (Digital-to-Analog Converter): 디지털 신호를 아날로그 신호로 변환.


하드웨어와 소프트웨어

하드웨어

물리적으로 존재하는 컴퓨터의 구성 요소.

예: CPU, RAM, ROM, 모터 등.

 

소프트웨어

코드로 작성된 논리적 명령 집합.

하드웨어의 동작을 제어하거나 새로운 기능을 구현.

예: 운영 체제, 애플리케이션 프로그램.

 

상호작용

데이터 → CPU 처리 → 출력.

하드웨어는 데이터의 입출력과 저장을 담당하고, 소프트웨어는 처리 논리를 구현.


메모리 구조

RAM (Random Access Memory):

데이터를 임시로 저장하는 휘발성 메모리.

데이터 처리 중 임시 저장 공간으로 사용.

 

ROM (Read-Only Memory):

비휘발성 메모리로 데이터를 영구적으로 저장.

시스템 부팅 시 초기화 정보 등을 저장.

 

캐시

CPU 내부에 위치한 고속 메모리.

I-캐시: 명령어를 저장.

D-캐시: 데이터를 저장.

구조: 4-way set associative, write-back 방식.


데이터 전송 방식

버스 (Bus)

CPU와 다른 하드웨어 간 데이터 전송 경로.

키보드, 마우스, 디스플레이 등의 데이터가 흐름.

 

데이터 체크 방법

폴링(Polling)

데이터를 순차적으로 검사.

단점: 비효율적이며 시간 지연 발생 가능.

 

인터럽트(Interrupt)

특정 데이터 발생 시 CPU에 알림.

실시간 데이터 처리가 가능.

 

속도 차이 해결

빠른 데이터: 클럭 동기화.

느린 데이터: 중간에 마이컴이 데이터를 모아 처리.


SoC (System on Chip)

구성 요소

프로세서, 클럭, 메모리, 입출력 장치 등이 단일 칩에 집적.

 

장점

소형화 및 저전력 설계 가능.

다양한 기능을 하나의 칩에서 처리.


Zynq-7000 SoC

블록 다이어그램 개요

ARM Cortex-A9 프로세서, DDR 메모리 컨트롤러, I/O 포트 포함.

프로세서마다 32KB의 I/D 캐시 제공.

 

통신 인터페이스

SPI: 4개의 신호(MOSI, MISO, SCLK, SS)로 구성, 빠르고 동기식 데이터 전송.

I2C: 2개의 신호(SDA, SCL)로 구성, 느리지만 단순하며 여러 장치를 연결 가능.

 

AXI (Advanced eXtensible Interface): 고속 데이터 전송을 위한 표준 인터페이스.

Read: 주소, 데이터 요청 및 전송.

Write: 데이터 쓰기 및 응답.

 

DMA (Direct Memory Access): CPU 개입 없이 메모리와 장치 간 데이터 전송.

버스트 모드: 한 번에 데이터를 전송.

사이클 스틸링: CPU와 버스를 공유하며 전송.

투명 모드: CPU 작업 방해 없이 데이터 전송.


메모리 기술

DDR (Double Data Rate):

클럭의 상승 및 하강 시점에서 데이터 전송.

TR(트랜지스터) 6개로 구성된 메모리보다 단순하지만 재충전 필요.

 

QDR (Quad Data Rate):

클럭의 중간에 데이터를 추가로 전송.

메모리 계층:

내부 메모리와 외부 메모리 간 데이터 전송 최적화를 위한 구조 설계.


GPIO, HP, ACP

GPIO (General Purpose Input/Output)

CPU가 외부 데이터를 읽고 쓰는 인터페이스.

 

HP (High Performance)

메모리와 고속 데이터 전송에 사용.

 

ACP (Accelerator Coherency Port)

프로세서 내부와 메모리 간 효율적인 데이터 전송.

'하만 세미콘 아카데미 > Verilog HDL' 카테고리의 다른 글

AXI4 - Lite (실습)  (0) 2024.06.26
SPI 통신 이론 & 실습  (0) 2024.06.25
Verilog HDL 실습 (UART)  (0) 2024.05.31
UART 이론 (수업시간 내용 정리)  (0) 2024.05.31
Verilog HDL 실습 (Stop_Watch)  (0) 2024.05.31