기본 이론8 캐패시터의 성질 캐패시터의 성질 중에서 언급한 내용은 주로 캐패시터의 충전 과정과 관련이 있습니다. 캐패시터는 전기를 저장하는 장치로, 전압이 높아지면 그에 따라 전하를 축적하게 됩니다.이 경우, 외부 전압이 캐패시터의 전압보다 높아지면, 캐패시터는 전하를 받아들이고 전압이 상승하게 됩니다. 이 과정에서 캐패시터는 외부 전압이 회로에 전달되는 속도를 늦추는 역할을 하게 됩니다.즉, 캐패시터가 전하를 축적함으로써 전압이 서서히 증가하게 되며, 이는 회로에서 급격한 전압 변화나 스파이크를 방지하는 데 도움을 줍니다. 따라서 캐패시터는 전압의 변화 속도를 완화하여 회로의 안정성을 높이는 중요한 역할을 합니다. 2024. 9. 22. AXI & BRAM 1. bram_inf_v1_0 모듈과 AXI 인터페이스직접적 체험: 프로젝트에서 bram_inf_v1_0 모듈은 BRAM에 데이터를 쓰는 기능을 수행합니다. 이 모듈은 AXI 프로토콜을 사용하여 BRAM과 통신하며, 여기서 AXI 인터페이스는 데이터, 주소, 쓰기 활성화 신호 (ADDR, DATA, WE)를 전송하는 데 사용됩니다.눈으로 확인할 수 있는 특징: AXI의 전송 효율성과 속도는 BRAM에 데이터를 쓰거나 읽을 때의 반응 시간에서 관찰할 수 있습니다. 또한, bram_inf_v1_0 모듈의 RTL 코드 내에서 AXI 트랜잭션과 관련된 로직을 직접 확인할 수 있습니다.2. AXI SmartConnect간접적 체험: AXI SmartConnect는 시스템 내의 다양한 IP 블록 사이에서 데이터를 .. 2024. 9. 21. 데이터 흐름 시나리오 1. C 프로그램 실행 (Vitis 환경)초기화: Vitis에서 작성된 C 프로그램이 Zynq SoC의 ARM 프로세서에서 실행됩니다. 이 프로그램은 먼저 필요한 모든 하드웨어 (GPIO, BRAM, AXI 인터페이스 등)를 초기화합니다.데이터 준비: 프로그램은 BRAM에 저장할 데이터를 준비합니다. 이 데이터는 일반적으로 배열, 구조체, 또는 단일 변수일 수 있습니다.2. AXI 인터페이스를 통한 데이터 전송AXI 트랜잭션 시작: ARM 프로세서는 AXI 인터페이스를 사용하여 PL에 위치한 BRAM에 데이터를 전송하기 시작합니다. 이 트랜잭션은 AXI 표준 프로토콜을 따릅니다.주소와 데이터 전송: 프로그램은 BRAM의 특정 주소에 데이터를 쓰기 위해 주소(ADDR)와 데이터(DATA)를 AXI 인터페이.. 2024. 9. 19. [Vivado] Logic Block Vivado에서 "logic block"은 FPGA(Field-Programmable Gate Array)에서 디지털 회로를 구성하기 위한 기본적인 빌딩 블록을 말합니다. 이 블록들은 다양한 디지털 로직을 구현할 수 있는 구성요소로, 주로 LUT(Look-Up Table), 플립플롭, 입력/출력 포트 등으로 구성되어 있습니다. LUT는 입력에 따라 출력을 결정하는데 사용되는 메모리 테이블로, 특정한 논리 함수를 실현할 수 있습니다. 이러한 logic block들은 상호 연결되어 복잡한 디지털 회로나 알고리즘을 구현할 수 있도록 합니다. Vivado 툴 자체는 이러한 logic block들을 효율적으로 배치하고 라우팅하여 FPGA의 전체적인 성능과 자원 활용을 최적화하는 데 중점을 두고 있습니다. FPG.. 2024. 9. 17. 베릴로그 방과후 1 보호되어 있는 글 입니다. 2024. 9. 8. BRAM BRAM 실습 파일 참고 이 실습에서는 Vivado와 Vitis를 사용하여 Zynq SoC에서 PS(Programmable System)와 PL(Programmable Logic) 간의 데이터 공유를 위한 시스템을 구성하는 과정을 거칩니다. 주요 목적은 BRAM(Block RAM)을 활용하여 PS와 PL 사이에서 데이터를 공유하는 방법을 실습하는 것입니다. 이 과정을 통해 Vivado에서 Block Design을 생성하고, 이를 Vitis에서 활용하는 방법을 배울 수 있습니다.Vivado에서의 PL 구성프로젝트 생성 및 설정my_bram 프로젝트 생성: 새 프로젝트를 시작하고, 필요한 설정을 진행합니다.BRAM write Verilog 코드 작성 (bram_inf.v): BRAM에 데이터를 쓰는.. 2024. 9. 8. FPGA와 ARM CPU 관계 Zynq 7000 보드를 활용한 SoC(System on Chip) 디자인의 기본 이해Zynq 7000 보드는 FPGA(Field Programmable Gate Array)와 ARM CPU를 하나의 칩에 통합한 것으로, 하드웨어와 소프트웨어의 밀접한 연동을 통해 효율적인 설계와 시험이 가능합니다.Zynq 7000 SoC 아키텍처PS (Processing System): ARM 기반의 프로세서 시스템으로, 일반적인 컴퓨터의 CPU와 같은 역할을 하며, 운영 체제를 실행하고 고수준의 연산 처리를 담당합니다.PL (Programmable Logic): FPGA로 구성되어 있으며, 사용자가 특정한 하드웨어 로직을 프로그래밍 할 수 있습니다. 이 부분은 주로 신호 처리, 데이터 흐름 제어 등의 작업을 맡습니다... 2024. 9. 8. [UART, AXI, SPI] 간단한 통신 이론 UART (Universal Asynchronous Receiver/Transmitter)개념 설명: UART는 직렬 통신 방식으로, 두 개의 디지털 장치가 데이터를 비트 단위로 전송하고 수신할 수 있게 합니다. 이 방식은 주로 컴퓨터와 주변 장치 간, 또는 마이크로컨트롤러와 다른 디지털 시스템 간의 통신에 사용됩니다. UART는 시작 비트, 데이터 비트, 패리티 비트(선택 사항), 그리고 정지 비트로 구성된 프레임을 통해 데이터를 전송합니다. 주요 특징:비동기식 통신: 클럭 신호가 필요하지 않음.시작 및 정지 비트: 프레임의 시작과 끝을 표시.패리티 비트: 데이터 전송 중 오류를 검출하기 위한 선택적 비트.전송 속도: 보율(bps)로 표시, 예를 들어 9600bps, 115200bps 등.쉬운 예시:.. 2024. 9. 6. 이전 1 다음