MOSFET

교육 과목: 전자회로 해석 및 설계

교육 과목: Full Custom IC One Chip 설계

참고 및 활용 블로그: https://blog.naver.com/byoungjin70

 

 

 

트랜지스터는 크게 바이폴라 트랜지스터와 FET로 나누고 FET는 JFET와 MOS로 구분한다. 여기서 MOS는 PMOS만 가지고 설계와 제조를 하는 PMOS 기술, NMOS만 가지고 설계와 제조를 하는 NMOS 기술, PMOS와 NMOS 두 가지 모두 사용하는 CMOS 기술로 변천해 왔다.

 

IC란 트랜지스터만이 아니라 저항, 캐패시터를 한 개의 칩에 집적시킨 회로를 가리킨다. 이 IC는 그 집적된 트랜지스터의 개수에 따라

LSI (Large Scale IC)

VLSI (Very Large Scale IC)

ULSI (Ulta Large Scale IC)

 

이들은 얼마나 많은 소자 (트랜지스터, 저항, 캐패시터)가 집적되어 있느냐 하는 것인데 정확한 수치는 없다.

디자인 룰을 가지고 따지기도 하는데 통상적으로 2.0 마이크로미터까지를 LSI, 1.2~0.35 마이크로미터 정도를 VLSI, 0.25마이크로미터 이하를 ULSI라고 부르기도 한다.

 

그러나 IC라하면 모두를 통칭하는 용어로 더 많이 사용한다.

 

 

MOS

FET의 한 부류인 MOSFET (Metal Oxide Silicon Field Effect Transistor)의 약자이다. 모스라는 이름은 이 트랜지스터의 수직 구조의 모양에서 나왔다.

모스의 구조를 살펴보면 맨 위가 알루미늄인 메탈(Metal), 그 아래가 산화규소인 산화층(Oxide), 맨 아래는 규소(Silicon)로 구성되어 있어서 그 순서대로 MOS라는 이름이 붙었다. 맨 위층의 메탈 층은 요즘은 폴리 실리콘으로 대체되었으나 명칭은 여전히 MOS이다. 

[ 정보통신기술용어해설 ]

 

반도체 제조를 쉽게 하기 위해 왼쪽 n+ 옆에 p+ 부분을 보통 삽입해서 넣어주는데 이유는 p-에 해당하는 실리콘에 전압을 가하기 위해서 규소의 바닥 부분으로 전압을 가해야 한다. (흰색 부분 모두 규소) 즉 폴리나 n+ 부분은 규소의 위쪽에서 도체를 사용해 전압을 가할 수 있는데 p-부분은 규소의 바닥 쪽이라서 도체를 연결하는 데 불편함이 있다. 그래서 p-부분도 다른 부분들처럼 위쪽에서 전압을 가할 수 있게 제조하려고 위쪽에 p+부분을 만들어줘야 한다.

n-type 불순물을 주입한 n-type 반도체에는 홀보다 전자가 압도적으로 많아 전자가 다수 캐리어이고 홀은 소수 캐리어이다.
p-type 불순물을 주입한 p-type 반도체에는 홀이 전자보다 압도적으로 많아 홀이 다수 캐리어, 전자가 소수 캐리어다.

여기서 불순물의 농도를 조절할 수 있는데, 주위와 비교해서 농도가 높으면 '+'로 표시하고, 농도가 낮으면 '-'로 표시한다. p+는 p-보다 p-type 불순물의 농도가 높다는 의미다.

 

- 불순물을 더 많이 주입한다는 의미란? -

p-type 반도체에 불순물을 더 많이 주입하는 것은 일반적으로 홀의 수를 증가시키는 것을 의미합니다. 여기서 불순물이란 주로 III족 원소(예: 붕소)를 말하며, 이 원소들은 실리콘과 같은 IV족 원소의 결정 격자에 도입될 때 홀을 생성합니다.

홀 생성 원리

• III족 원소는 최외각에 전자가 세 개입니다. 이 원소들이 실리콘 격자에 통합될 때, 각 붕소 원자는 주변의 실리콘 원자들과 네 개의 결합을 형성하려고 합니다. 그러나 붕소는 전자가 하나 부족하기 때문에, 이로 인해 한 개의 결합에서 전자가 부족하게 되고, 이 부족한 부분이 홀로 나타납니다.

홀의 영향

• 홀은 양의 전하 캐리어로 작용하며, 이 홀들이 움직일 때 전기적 전류가 생성됩니다. 따라서 p-type 반도체에서 홀의 수가 증가하면 전도성도 증가합니다.

불순물 주입의 효과

• 불순물을 많이 주입하면 주입된 불순물의 양에 비례하여 홀의 수도 증가합니다. 이는 반도체의 전기 전도성을 향상시킬 뿐만 아니라, 반도체 소자의 특정 전기적 특성을 조정할 수 있게 합니다.

주의할 점

• 불순물의 농도가 너무 높아지면 반도체의 결정 구조에 영향을 미쳐서 반도체 소자의 성능이 저하될 수 있습니다. 따라서 도핑 과정에서 불순물의 양을 신중하게 조절하는 것이 중요합니다.

결론적으로, p-type 반도체에 불순물을 더 많이 주입하는 것은 홀의 수를 증가시키는 방법으로 전도성을 향상시키고, 소자의 전기적 특성을 조정하는 데 사용됩니다.

n+ : n-tpye 불순물을 주입한 부분이다.
p+ : p-tpye 불순물을 주입한 부분이다.

p+는 p-에 비해 p-type 불순물의 농도가 높다는 것을 나타낸다. 즉 홀의 개수가 더 많다.

전기적 특성은 p, n 부분이 전기적 특성을 나타내는 것으로 p+, p- 부분은 양이라는 의미로 양전하 홀이 많은 p-type 반도체이고 n+, n- 부분은 음이라는 의미로 전자가 다수 캐리어인 n-type 반도체를 의미한다.

p+로 p- 부분에 직접 전압을 가하는데 전기적 특성으로 인해 p- 부분에 직접 도체를 연결해서 전압을 가하는 것 보다 농도가 짙은 p+를 도체에 연결시키고 그 p+를 p-에 연결시키는 것이 p-에 직접 도체를 연결 시키는 것보다 훨씬 전압의 전달이 잘되기 때문이다.

 

- 좀 더 알아보기 -

반도체 디자인에서 p+ 영역을 사용하여 p- 영역에 전압을 전달하는 방식을 채택하는 주된 이유는 다음과 같은 전기적 특성과 제조상의 이점 때문입니다:

1. 높은 도핑 농도와 전도성: p+ 영역은 불순물(III족 원소)이 더 짙게 도핑되어 있기 때문에, 이 구역은 더 많은 홀을 가지고 있습니다. 홀은 양전하 캐리어로서, 높은 불순물 농도는 전기 전도성을 크게 증가시킵니다. 따라서 p+ 영역을 통해 전압을 전달하면, 더 높은 전도성을 활용하여 전압이 p- 영역으로 보다 효율적으로 전달될 수 있습니다.
2. 접촉 저항 감소: p+ 영역은 전도성이 높기 때문에, 이 영역에 도체를 연결할 때 발생하는 접촉 저항이 상대적으로 낮습니다. 접촉 저항이 낮을수록 전압 손실이 적고, 전기적 신호의 질이 보다 유지됩니다.
3. 제조 공정의 편의성: 반도체의 바닥층인 p- 영역에 직접 도체를 연결하는 것은 제조 과정에서 불편하고, 공정이 복잡해질 수 있습니다. p- 영역은 실리콘 웨이퍼의 하단에 위치하기 때문에 접근성이 낮고, 여기에 도체를 직접 연결하는 것은 기술적으로 어려울 수 있습니다. 반면, p+ 영역은 상대적으로 접근하기 쉬운 위치에 설계할 수 있어, 도체를 연결하고 전압을 적용하기가 더 용이합니다.
4. 신뢰성 향상: 높은 전도성과 낮은 접촉 저항을 갖는 p+ 영역을 통해 전압을 가하는 방식은 전체 회로의 신뢰성을 향상시킵니다. 전압 전달이 더 안정적이고 효율적이므로, 소자의 성능이 꾸준하고 오래 지속될 수 있습니다.

이러한 이유들로 인해, p+ 영역을 이용해 전압을 전달하는 설계 방식이 반도체 제조에서 널리 사용됩니다. 이는 전기적 효율성과 제조상의 이점을 동시에 제공하기 때문에 매우 중요한 역할을 합니다

 

NMOS

 

바닥 부분은 NMOS를 형성시킬 기판에 해당되므로 서브스트레이트(substrate) 또는 벌크(bulk)라고 한다.

이 서브스트레이트는 웨이퍼 그 자체다.

Source 옆에 생성될 p+ 부분을 픽 업(pick up) 이라고 부르는데 이 픽업은 서브스트레리트에 전압을 공급하기 위한 것이고 이것이 위쪽에 배치됨으로써 웨이퍼 뒷면을 가공하지 않아도 되는 장점이 있다.

소스(Source)는 n-type 반도체에선 전자가 다수 캐리어로 NMOS에선 전자가 캐리어가 되는데, 이 캐리어의 근원이라는 이야기다.

오른쪽의 드레인(drain)은 캐리어가 빠지는 곳이라 하여 붙은 이름이다. MOS에서는 이 소스와 드레인이 같은 타입(type)이다. 즉 소스가 n-type이면 드레인도 n-type이고, 소스가 p-type이면 드레인도 p-type이다.

이 소스와 드레인이 n-type이면 NMOS, p-type이면 PMOS가 된다.

Source와 Drain 사이, Gate 아래는 부도체의 산화층으로 산화규소로 이루어져 있고, 그 위에 다시 도체인 폴리가 있는데 이 폴리층을 gate라고 한다. 캐리어가 지나다니는 문이라는 말이다.

이렇게 NMOS에는 소스, 드레인, 게이트, 서브스트레이트 등 네 개의 전극이 존재한다.

 

NMOS의 동작

p-type의 벌크에는 홀이 전자보다 압도적으로 많이 존재하고 있다.

Vgs가 소스에 대한 게이트의 전압인데 0V 보다 작을 때면 게이트가 음의 전압이 된다.

벌크도 접지로 연결하여 0V라고 하면 게이트에는 마이너스 전압이 걸렸다는 의미가 된다.

게이트에 마이너스 전압이 걸렸으니, 양전하인 벌크의 다수 캐리어 홀들이 게이트 쪽으로 몰려든다.

그러나 게이트 바로 밑에 부도체인 산화규소층이 존재하므로 게이트에 도달하지는 못하고 게이트 밑으로 몰려든다.

즉 소스는 n-type 반도체이고 게이트 아랫부분은 홀들이 몰려 있으니 p-type 반도체이다. 다이오드와 같은 구조인데 이 다이오드에 전류를 흐르게 하기 위해서는 다이오드의 양극(p-type 반도체)에 음극(n-type)보다 문턱 전압 이상 높은 전압이 가해져야 하는데 지금은 소스와 벌크의 전압이 같다.

즉 다이오드의 양극 p-type 반도체의 전압이 다이오드의 음극 n-type 반도체보다 문턱 전압 이상으로 높지 않아서 소스에서 드레인으로 캐리어가 이동하지 못한다. 이렇게 소스와 드레인 사이에 전류가 흐르지 않는 상태를 오프(Off) 상태라 한다.

게이트의 전압이 음의 값에서 양의 전압으로 점점 올라가게 되면 게이트 밑에 모인 홀들이 같은 전기를 띠는 게이트에 반발하여 게이트 쪽에서 떨어져 멀리 이동하게 되고, 음전하인 전자들은 양의 전기를 띠는 게이트 쪽으로 이동하기 시작한다.

Vgs가 점차 올라가서 일정 전압에 이르면 게이트 밑에 전자들이 모여 소스와 드레인을 연결시켜 준다. 소스와 드레인도 전자가 다수 캐리어인 n-type이고, 그 사이를 전자들이 연결시킨다. 이 게이트 밑에 모인 전자들의 층(layer)을 캐리어가 지나다니는 통로라 하여 채널(channel)이라 한다. 이렇게 채널이 형성되면 전자는 소스에서 드레인으로 이동이 가능하고 전류는 드레인에서 소스로 흐르게 된다. 이렇게 채널을 형성시키는 일정한 어떤 전압을 문턱 전압 VT라고 한다. 전류가 흐르므로 이 상태를 NMOS가 온(on) 되었다고 한다.

NMOS는 Vgs가 문턱 전압 VT보다 낮으면 오프 되고, VT보다 높으면 온 된다. 물론 Vgs가 더 높아질수록 채널이 더 두껍게 형성되어 전류는 더 많이 흐른다.

NMOS에서 소스와 드레인은 물성적으로 하등의 차이가 없다. 단지 전압에 의해서 소스가 되고 드레인이 되는 것이다. NMOS에서 캐리어는 전자이므로 음전하인 전자의 소스가 되기 위해선 음의 전압 쪽 즉, 전압이 낮은 노드가 소스가 되고 그 반대쪽이 드레인이 되는 것이다. Vss가 걸리는 쪽이 소스, 그 반대편이 드레인이라고 생각하면 쉽다. 그래서 NMOS에서 전류는 전자 이동의 반대 방향인 드레인에서 소스 쪽으로 흐른다.

PMOS

PMOS에서는 소스와 드레인이 p-type이다.

한 가지 더 다른 점은 N-Well 이라는 노란색 부분이 추가되었다. NMOS에선 벌크가 곧 서브스트레이트였지만, PMOS에선 이 n-well이 벌크가 된다. 왜냐하면 서브스트레이트는 웨이퍼 자체인데, 웨이퍼가 p-type 이기에 n-type 벌크를 만들어 주기 위하여 이 n-well을 만들어 넣은 것이다.

n-well을 사용하는 이유는 PMOS에선 소스와 드레인이 p-type이기에 p-type 서브스트레이트 위에 p-type 소스와 드레인은 만들면 전류가 소스와 드레인 사이로 흐르기 전에 소스와 벌크, 드레인과 벌크 사이로 흐르는 전류를 통제할 방법이 없기 때문이다. 하지만 소스와 드레인 사이에는 게이트가 있어서 이 게이트를 열고 닫아서 전류를 통제할 수 있다.





- 더 알아가기 -

PMOS 트랜지스터에서 n-well을 사용하는 이유는 주로 전기적 격리와 트랜지스터의 효율적인 작동을 위해서입니다. 웨이퍼가 p-type 일 때, PMOS 트랜지스터의 소스와 드레인도 p-type이고, 이들 사이에 위치하는 채널 또한 p-type이 됩니다. 그러나 여기서 문제는 p-type 웨이퍼와 p-type 소스/드레인 간에 충분한 격리가 이루어지지 않으면, 전자 소자의 작동에 문제가 발생할 수 있다는 점입니다.

n-type 벌크의 필요성

 

전기적 격리: PMOS에서는 소스와 드레인이 p-type으로 되어 있기 때문에, 이를 웨이퍼의 p-type 서브스트레이트와 직접 접촉하게 할 경우 전기적으로 격리되지 않습니다. 이것은 소자 간의 상호 간섭, 누설 전류 증가, 그리고 다른 전기적 문제들을 야기할 수 있습니다. n-well은 p-type 웨이퍼 위에 만들어지는 n-type 영역으로, p-type 소스와 드레인을 웨이퍼로부터 격리시키는 역할을 합니다.
역 바이어스 접합: n-well과 p-type 웨이퍼 사이에 형성되는 pn 접합은 역 바이어스 되어야 효율적으로 작동합니다. 역 바이어스 접합은 전하 캐리어가 n-well과 p-웨이퍼 사이에서 자유롭게 흐르는 것을 막아 줍니다. 이는 전자적 노이즈를 감소시키고, 소자의 전기적 성능을 향상시키는 데 기여합니다.
작동 효율성: n-well은 PMOS의 벌크로서 작동하며, 이는 게이트 전압에 대한 채널의 반응을 최적화하고, 장치가 보다 높은 전압에서 안정적으로 작동하도록 도와줍니다.
제조 공정에서의 의미
n-well 공정은 CMOS 기술에서 매우 중요한 부분입니다. CMOS 기술은 n-type MOSFET (NMOS)와 p-type MOSFET (PMOS)를 동일한 칩에 통합하여, 두 트랜지스터가 서로 보완적으로 작동하도록 합니다. NMOS는 주로 p-type 서브스트레이트에서, PMOS는 n-well에서 제작됩니다. 이 구조는 전력 소모를 줄이면서도 효율적인 스위칭을 가능하게 합니다.
결국, n-well은 PMOS 소자의 구조적 및 기능적 요구를 충족시키기 위해 필수적이며, 전체 반도체 칩의 성능과 신뢰성을 보장하는 데 중요한 역할을 합니다.

PMOS에서 n-well이 없는 경우, 전기적 격리와 트랜지스터의 제대로 된 작동을 보장하는 것이 매우 어렵습니다. n-well의 역할은 특히 중요하며, 여러 가지 이유로 필수적인 구성 요소입니다.

- n-well이 없는 경우의 문제점 -

전기적 격리 부재: n-well은 PMOS 트랜지스터의 p-type 소스와 드레인을 기본적인 p-type 서브스트레이트로부터 전기적으로 격리하는 역할을 합니다. n-well이 없으면, p-type 소스와 드레인이 직접 p-type 서브스트레이트에 접촉하게 되어 전기적으로 격리되지 않습니다. 이로 인해 소스와 드레인 사이뿐만 아니라 소스나 드레인과 서브스트레이트 사이에서도 전류가 흐를 수 있게 되며, 이는 회로의 오작동이나 성능 저하를 초래할 수 있습니다.

 

전류 누설 및 잡음 증가: 격리가 부족하면 소스와 드레인 사이의 원치 않는 전류 누설이 발생할 수 있습니다. 또한, 전자 장치에서 잡음이 증가하여 신호의 정확도와 안정성이 저하될 수 있습니다.

 

게이트 제어 능력 저하: n-well이 제공하는 격리 없이는 게이트의 전압 조절이 소스와 드레인 사이의 전도 채널 형성에 효과적으로 영향을 미치지 못할 수 있습니다. 게이트의 전압이 소스나 드레인, 혹은 서브스트레이트 전체에 영향을 주어 전류 흐름을 제대로 제어하지 못할 가능성이 있습니다.

 

n-well의 필수성

 

CMOS 기술의 구성: 현대의 CMOS 기술에서는 NMOS와 PMOS 트랜지스터를 함께 사용합니다. NMOS는 p-type 서브스트레이트에서 동작하고, PMOS는 n-well에서 동작합니다. 이러한 구성은 전력 소모를 줄이고, 효율을 최대화하며, 소자 간 전기적 격리를 통해 전반적인 회로의 신뢰성을 보장합니다.

 

따라서 n-well은 PMOS 트랜지스터의 설계 및 기능에서 매우 중요한 역할을 하며, 이를 통해 트랜지스터가 올바르게 작동하고 전기적 성능이 최적화될 수 있도록 합니다. n-well 없이 PMOS를 구성하는 것은 기술적으로 많은 문제를 야기할 수 있으며, 현대의 반도체 제조 공정에서는 그러한 설계를 피하고 있습니다.

 

PMOS 동작

PMOS의 동작은 NMOS와 반대로 보면 된다. PMOS의 벌크인 N-WELL은 다수 캐리어가 홀이 아닌 전자이므로 전자가 압도적으로 많이 존재한다.

Gate 전압이 벌크의 전압보다 높다는 의미는 Gate 전압은 양의 전기, 벌크는 음의 전기를 가지고 있어서 음전하인 전자들은 게이트 밑으로 몰려들고, 양전하인 홀들은 게이트 전압에 반발하여 게이트에서 멀어지는 쪽으로 이동해 있다.

p-type과 n-type이 동일하게 전원 VDD가 걸려있으면 전류가 흐르지 못하는 상태이므로 PMOS가 오프 되었다고 표현할 수 있다.

Gate의 전압이 점점 내려가 음의 값을 띠게 되면, 즉 Vgs < 0V가 되면 같은 음의 전하를 띤 전자들이 게이트에서 멀어지고, 홀들은 게이트 쪽으로 끌려가게 되는데 이 때는 소스도 p-type, 드레인도 p-type, 게이트 아랫부분도 p-type이다. 즉 소스와 드레인이 연결이 되고 NMOS에서와 마찬가지로 캐리어인 홀이 지나다니는 길이라 하여 채널이라 하고, 이 채널이 생기는 게이트 전압을 문턱 전압 VT라고 한다.

전압이 높은 쪽이 PMOS에서는 소스가 된다. PMOS는 캐리어가 홀이므로 홀의 근원이 되기 위해서는 전압이 높은 쪽이 되어야 하기 때문이다. 홀은 소스에서 드레인으로 이동하고 따라서 전류도 소스에서 드레인으로 흐른다.